去年三星在 SEDEX 2022 上，就介紹了一種稱爲 "BSPDN（背面供電網絡）" 的技術，用于未來的 2nm 芯片上。據稱，2nm 工藝應用 BSPDN，經過後端互聯設計和邏輯優化，可以解決 FSPDN 造成的前端布線堵塞問題，将性能提高 44%，功率效率提高 30%。
據 The Elec報道，三星最近在 VLSI 研讨會上，公布了最新的 BSPDN 研究成果。三星還解釋了 BSPDN 如何提高電能的利用率，并解決互聯瓶頸和成本等問題，同時還有 BSPDN 所面臨的技術挑戰，比如拉伸應力會導緻金屬層與 TSV 電極（矽通孔）分離，需要降低 TSV 的高度或加寬其寬度來解決這一問題。
三星表示，BSPDN 相比 FSPDN（前端供電網絡）的面積減小了 14.8%，具體來說，三星在兩個 Arm 電路中分别實現了 10.6% 和 19% 的面積縮減，以及縮短了 9.2% 的布線長度。面積減小的好處是，有更多的空間添加晶體管，從而提高整體性能。布線長度縮短可以降低電阻，允許更大的電流通過，減少了功率的損失，從而改善功率傳輸。新的 BSPDN 方法還沒有被三星的晶圓代工廠所采用，且三星也并非第一個開發背面供電技術的企業，不過是第一個公開創新方法結果。
近期英特爾也介紹了開發中的 PowerVia 技術，計劃在 Intel 20A 制程節點首次引入。這是英特爾獨有的、業界首個背面供電網絡，通過消除晶圓正面供電布線需求來優化信号傳輸。按照英特爾的說法，背面供電可以讓晶體管供電的路徑變得非常直接，可以減少信号串擾，降低功耗，将平台電壓降低優化 30%。另一方面，背面供電解決了晶體管尺寸不斷縮小帶來的互連瓶頸，實現了 6% 的頻率增益和超過 90% 的标準單元利用率。
