國外硬件專家 Nemez 利用 B 站網友 " 萬扯淡 " 的底圖，詳細分析了 Lunar Lake 即酷睿 Ultra 200V 系列處理器的内部結構布局，其中大小核分布非常有意思。
酷睿 Ultra 200V 處理器分爲計算模塊、平台控制器模塊，分别采用台積電 3nm、6nm 工藝，共同放置在台積電 22nm 制造的基底上。
計算模塊面積爲 16.27 × 8.58＝139.60 平方毫米，平台控制器模塊面積爲 11.51 × 3.97＝45.69 平方毫米，基底面積爲 16.77 × 13.10＝219.69 平方毫米。
計算模塊
平台控制器模塊
基底
它的另一大特點就是封裝了兩顆 LPDDR5X 内存，有利于節省主闆面積與筆記本空間，從而做得更輕薄或放入更大電池，也有利于提高系統通信性能，降低延遲，還有利于大大降低整體功耗。
從分析圖上可以看到，四個 Lion Cove 架構的 P 核位于計算模塊的右側邊緣，中間夾着共享的 12MB 三級緩存，并分爲四塊，每塊 3MB。
每個核心自己有 2.5MB 二級緩存，也分成了兩塊。
旁邊是四個爲一組的 Skymont 架構的 E 核，集體共享 12MB 二級緩存，分成了三塊。
對比來看，四個 E 核的面積稍微大于一個 P 核，這無疑是頗爲值得稱道的，因爲上代四個 E 核面積約等于一個 P 核，而這一代 E 核的 IPC 性能整數提升了 38％、浮點提升了 68％，但面積卻沒有明顯增大。
再往左是 NPU AI 引擎，分爲六組 NCE MAC 陣列，每組猜測還是 2MB 緩存。
左側邊緣是 GPU 核顯，一共八個 Xe2 LPG 架構的核心，以及分成兩塊的 8MB 二級緩存。
另外還有媒體引擎、顯示引擎、8MB SLC 系統緩存、128-bit LPDDR5X-8533 内存控制器。
平台控制器模塊内分布着 PCIe 4.0/5.0 控制器、雷電控制器、USB 3.x/2.0 控制器、Wi-Fi 與藍牙控制器等。
平台控制器模塊和和計算模塊之間，通過兩個模塊橋接器 ( Tile Bridge ) 互相連接。
