IT 之家 11 月 13 日消息，科技媒體 techpowerup 昨日（11 月 12 日）發布博文，報道稱 AMD 宣布第二代 Versal Premium 系列自适應 SoC 平台，将成爲 FPGA 行業首款在硬 IP 中采用 CXL3.1 與 PCIe Gen6 并支持 LPDDR5 存儲器的器件。
高速數據訪問與處理
第二代 Versal Premium 系列自适應 SoC 平台通過支持業界最快的主機接口 CXL 3.1 和 PCIe Gen 6，實現了業界領先的高帶寬主機 CPU 與加速器的連接。
與支持 PCIe Gen 4 或 Gen 5 的 FPGA 相比，PCIe Gen 6 能提供 2 至 4 倍的線速率，而運行 PCIe Gen 6 的 CXL 3.1 在類似時延下則能提供使用 CXL 2.1 器件的雙倍帶寬，以及增強的架構和一緻性功能。
提高存儲器帶寬及利用率
第二代 AMD Versal Premium 系列自适應 SoC 能以至高 8533 Mb/s 的最快速 LPDDR5 存儲器連接加速存儲器帶寬，帶來更快速的數據傳輸和實時響應。與采用 LPDDR4/5 存儲器的同類器件相比，這種超快的增強型 DDR 存儲器可将主機連接速度提升至高 2.7 倍。
與 CXL 存儲器擴展模塊進行連接可使總帶寬較之單獨使用 LPDDR5X 存儲器高出至多 2.7 倍。
因此，第二代 Versal Premium 系列允許爲多個加速器實現可擴展的内存池和擴展，進而優化存儲器利用率并增加帶寬和容量。
通過爲多個器件動态分配内存池，第二代 Versal Premium 系列自适應 SoC 旨在提高多頭單邏輯器件（ MH-SLD ）的存儲器利用率，使其無需架構或交換機即可運行，同時支持至多兩個 CXL 主機。
加強數據安全
增強的安全功能有助于第二代 Versal Premium 系列在傳輸和靜态狀态下均可快速、安全地傳輸數據。其是業界首款在硬 IP 中提供集成 PCIe ® 完整性和數據加密（ IDE ）支持的 FPGA 器件 6。
CXL 3.1 和 LPDDR5X 内存的結合，有助于滿足對實時處理和存儲日益增長的需求。AMD 自适應與嵌入式計算集團高級副總裁 Salil Raje 表示，該平台将幫助客戶提高系統吞吐量和内存資源的利用率，從而實現更高的性能。
IT 之家簡要介紹下本文中出現的專有名詞：
現場可編程邏輯門陣列（FPGA）
FPGA（現場可編程門陣列）是一種半導體集成電路，設計者可以在現場對其邏輯電路進行編程和配置。
FPGA 允許用戶在硬件層面上進行編程，能根據需要改變其功能和結構；FPGA 通常具有較低的功耗，适合于對能效有嚴格要求的應用場景。
CXL 3.1
Compute Express Link（CXL）是一種開放标準的高速互連技術，旨在爲現代數據中心提供高效的計算和存儲解決方案。
CXL 3.1 支持高達 64 GT/s 的數據傳輸速率，引入了可信安全協議（TSP），支持基于虛拟化的可信執行環境（TEE），以便于處理機密計算工作負載。
PCIe Gen 6
PCIe Gen 6（PCI Express 6.0）是最新發布的 PCIe 标準，傳輸速率達到 64 GT/s，幾乎是 PCIe 5.0（32 GT/s）的兩倍。
PCIe 6.0 引入了 PAM-4（脈沖幅度調制 4）技術，這種技術通過在每個信号周期内傳輸更多的數據位，進一步提高了數據傳輸效率。
PCIe 6.0 特别适合于數據中心、人工智能（AI）、機器學習（ML）和高性能計算（HPC）等領域。
IT 之家附上參考地址
