IT 之家 10 月 15 日消息，據三星官方消息，面向高性能計算（HPC）的 HBM 内存迎來新進展，9.8Gbps 的 HBM3E 産品已開始向客戶提供樣品，而 HBM4 内存預計 2025 年推出。
雖然目前還沒有關于 HBM4 的正式規範，但台積電在 2023 OIP 論壇阿姆斯特丹廠上給出了部分制定中的标準。台積電稱，未來 HBM4 内存的接口位寬将實現翻倍，達到 2048 bit。
值得一提的是，出于多種技術原因，他們還希望在不增加 HBM 内存堆棧占用空間的情況下實現這一目标，這也将會使得下一代 HBM 内存的互連密度翻倍，而無需進一步提高時鍾速度。
按照計劃，這将使 HBM4 在多種技術層面上實現重大飛躍。
在 DRAM 堆疊方面，一個 2048bit 的内存接口需要大幅增加矽通孔的數量。同時，外部芯片接口将需要将凸塊間距縮小到 55 微米以下，同時大幅增加微凸塊數目（IT 之家注：HBM3 目前大約 3982 個微凸塊）。
此外，HBM4 還将采用 16-Hi 堆疊模式，也就是說在一個模塊中堆疊 16 個内存芯片，這也将緻使其技術複雜性進一步提高 （HBM3 從技術層面上來講也支持 16-Hi 堆疊，但到目前爲止還沒有哪家制造商實際這麽幹過）。
所有這些新指标反過來都需要芯片制造商、内存制造商和芯片封裝公司之間采取更加緊密的合作方式，以确保一切順利地進行。
在台積電于阿姆斯特丹舉行的 TSMC OIP 2023 會議上，台積電設計基礎設施管理負責人丹・科赫帕恰林（Dan Kochpatcharin）表示：" 因爲他們沒有将速度加倍，而是将 [ 接口 ] 引腳 [ 與 HBM4 一起 ] 加倍。這就是爲什麽我們正在努力确保我們與所有三個合作夥伴合作，使他們的 HBM4 [ 可以通過我們的先進封裝 ] 合格，并确保 RDL 或中介器或兩者之間的任何内容都可以支持 HBM4 的布局和速度。所以，我們正在與三星、SK 海力士和美光保持合作。"
