如果您希望可以時常見面，歡迎标星收藏哦 ~
提到晶圓代工，台積電絕對是首屈一指的行業 " 領頭羊 "。
而如今，随着摩爾定律放緩、AI 浪潮推動，先進封裝作爲提升芯片性能的關鍵技術路徑，正被進一步推至半導體行業的前沿。
根據 Yole 最新發布的《2024 年先進封裝狀況》報告，預計 2023-2029 年先進封裝市場的複合年增長率将達到 11%，市場規模将擴大至 695 億美元。
市場潛力之下，前後道頭部廠商紛紛搶灘，積極投資先進封裝技術。
在這個過程中，我們可以明顯觀察到，傳統封測廠（OSAT）在市場競争中逐漸處于一定的落後位置，許多原本專注于代工的企業也開始進軍先進封裝市場，從台積電的 CoWoS，到英特爾的 EMIB，再到三星的 X-Cube，各類 2.5D 與 3D 封裝陸續湧現并走向成熟，在封裝這片藍海中，掀起了猶如千帆競逐的熱潮。
其中，台積電逐漸逼近先進封裝市場首位。
近日，研究機構 ALETHEIA 斷言，台積電不僅是先進制程領頭羊，先進封裝明年也将起飛，有望成爲最大封裝服務供應商，堪稱半導體産業獨一無二的存在。
得益于 Chiplet 架構加速采用，驅動 2.5D/3D 封裝技術進展，台積電 2026 年先進封裝産能将是 2023 年的十倍，2027 年更會達到 2023 年的 15 倍。
可以預見，如今後摩爾時代，先進封裝備受資本與産業矚目。台積電作爲執牛耳者，更是在大力入局先進封裝，技術創新、産能叠代異常活躍。
台積電，引領先進封裝市場
回顧過去多年發展曆程能看到，台積電推出了支持先進封裝和開啓異構集成新時代的技術戰略。
早在 2008 年，台積電便成立集成互連與封裝技術整合部門（IIPD）入局先進封裝。
彼時，在金融危機的背景和影響下，台積電陷入了經營虧損、被迫減薪裁員的困境。與此同時，28nm 制程工藝環節，研發成本快速提升；台積電同時還面臨三星、英特爾、格芯以及聯電的強力挑戰。
内憂外患下，張忠謀重新出山執掌台積電，同時請回已經退休的蔣尚義掌舵研發，開發先進封裝技術進行差異化競争。
近年來，台積電每年資本開支中約 10% 投入先進封裝、測試、光罩等，目前已形成 2.5D 封裝 CoWoS、扇出型封裝 InFO 和 3D 封裝 SoIC 等技術陣列。
筆者在《代工巨頭 " 血拼 " 先進封裝》一文中曾有過介紹：2011 年，台積電帶來了第一個産品—— CoWoS，正是台積電獨霸全球先進封裝領域的秘密武器之一。
CoWoS（Chip On Wafer On Substrate）是一種 2.5D 的整合生産技術，由 CoW 和 WoS 組合而來：CoW 就是将芯片堆疊在晶圓上 ( Chip-on-Wafer ) ，而 WoS 就是基闆上的晶圓 ( Wafer-on-Substrate ) ，整合成 CoWoS。
台積電 CoWoS 結構示意圖
據悉，這是蔣尚義在 2006 年提出的構想。
CoWoS 的核心是将不同的芯片堆疊在同一片矽中介層實現多顆芯片互聯。在矽中介層中，台積電使用微凸塊（μ Bmps）、矽穿孔（TSV）等技術，代替傳統引線鍵合用于裸片間連接，大大提高了互聯密度以及數據傳輸帶寬。
CoWoS 技術實現了提高系統性能、降低功耗、縮小封裝尺寸的目标，從而也使台積電在後續的封裝技術保持領先。這也是目前火熱的 HBM 内存、Chiplet 等主要的封裝技術。
根據不同的中介層（interposer），台積電 "CoWoS" 封裝技術分爲三種類型：
CoWoS_S：使用 Si 襯底作爲中介層。該類型是 2011 年開發的第一個 "CoWoS" 技術，在過去，"CoWoS" 是指以矽基闆作爲中介層的先進封裝技術；
CoWoS_R：它使用重新布線層（RDL）作爲中介層；
CoWoS_L：它使用小芯片（Chiplet）和 RDL 作爲中介層，結合了 CoWoS-S 和 InFO 技術的優點，具有靈活的集成性。
台積電通過早期的技術積累和大量成功案例，CoWoS 封裝技術目前已叠代到了第 5 代。
CoWoS 封裝技術的路線圖
然而，如今火熱的 CoWoS 在剛推出時一度處境尴尬。
由于價格昂貴，台積電 CoWoS 封裝隻得到了 FPGA 大廠賽靈思的訂單，這也是台積電先進封裝項目組在 2012 年收到的唯一訂單。
對此，台積電決定給 CoWoS 做 " 減法 "，開發出了廉價版的 CoWoS 技術，即 InFO 技術。
InFO 封裝把 CoWoS 封裝中的矽中介層換成了 polyamide film 材料，從而降低了單位成本和封裝高度。這兩項都是 InFO 技術在移動應用和 HPC 市場成功的重要标準。
得益于 InFO 技術的推出，當年蘋果的 iPhone7、iPhone 7Plus 處理器，采用的便是 InFO 封裝技術。這也成爲台積電後來能獨占蘋果 A 系列處理器訂單的關鍵因素。
而真正引爆 CoWoS 封裝的産品是 AI 芯片。2016 年，英偉達推出首款采用 CoWoS 封裝的 GPU 芯片 GP100，爲全球 AI 熱潮拉開序幕；2017 年 Google、英特爾産品相繼交由台積電代工，采用 CoWoS 封裝。
至此，因成本高昂而坐冷闆凳多年的 CoWoS 技術迎來新局面，産能也相繼擴充。
此外，台積電還公布了創新的系統整合單芯片多芯片 3D 堆疊技術—— SoIC。
SoIC 是一種基于台積電的 CoWoS 與多晶圓堆疊 ( WoW ) 封裝技術開發的新一代多芯片堆疊技術，這兩種方案在混合和匹配不同的芯片功能、尺寸和技術節點時提供了出色的設計靈活性。
SoIC 的推出也标志着台積電已具備直接爲客戶生産 3D IC 的能力。相較 2.5D 封裝方案，SoIC 的凸塊密度更高，傳輸速度更快，功耗更低。
2020 年，台積電宣布将其 2.5D 和 3D 封裝産品合并爲一個全面的品牌 3DFabric，進一步将制程工藝和封裝技術深度整合，以加強競争力。
爲了使所有這些封裝技術在整個生态系統中發揮作用，台積電在 2022 年成立了 3DFabric 聯盟，與包含 EDA、IP、DCA/VCA、内存、OSAT、基闆、測試 7 個環節的頭部企業開展合作，旨在将其自有的封裝技術标準化，以便提前搶占未來市場的主導地位。該組織還推動整個 3Dfabric 堆棧的工具、流程、IP 和互操作性的 3DIC 開發。
台積電先進封裝技術，持續升級
在前不久的北美技術研讨會上，台積電詳細介紹了其半導體和芯片封裝技術的未來路線圖。
CoWoS 技術叠代趨勢
首先是 CoWoS 封裝技術，當前的 CoWoS 叠代支持中介層（矽基層）的尺寸高達光刻中使用的典型光掩模的 3.3 倍。預計到 2026 年，台積電的 "CoWoS_L" 将使其尺寸增加到大約 5.5 倍的掩模尺寸，爲更大的邏輯芯片和多達 12 個 HBM 内存堆棧留出空間。而僅僅一年後的 2027 年，CoWoS 将擴展到 8 倍掩模版尺寸甚至更大。
在近日的專題演講上，台積電高效能封裝整合處處長侯上勇表示，作爲能滿足所有條件的最佳解決方案，台積電的先進封裝重點會從 CoWoS-S 逐步轉移至 CoWoS-L，并稱 CoWoS-L 是未來藍圖關鍵技術。
由于頂部晶片（Top Die）成本非常高，CoWoS-L 是比 CoWoS-R、CoWoS-S 更能滿足所有條件的最佳解決方案，且因爲具有靈活性，可在其中介層實現異質整合，會有其專精的尺寸與功能。CoWoS-L 可兼容于各式各樣的高效能頂級芯片，例如先進邏輯、SoIC 和 HBM。
SoIC 演進路線圖
針對 SoIC-X（無凸塊）封裝技術，台積電預計，到 2027 年，SoIC-X 技術将從目前的 9 μ m 凸塊間距一路縮小到 3 μ m 間距，将 A16 和 N2 芯片組合堆疊在一起，改進的混合鍵合技術旨在讓台積電的大型 HPC 客戶（AMD、博通、英特爾、NVIDIA 等）能夠爲要求苛刻的應用構建大型、超密集的分解式處理器設計，大大提高組裝芯片的帶寬密度和産品性能。
此外，除了針對需要極高性能的設備開發無凸塊 SoIC-X 封裝技術外，台積電還将在不久的将來推出凸塊 SoIC-P 封裝工藝。SoIC-P 專爲更便宜的低性能應用而設計，這些應用仍需要 3D 堆疊，但不需要無凸塊銅對銅 TSV 連接帶來的額外性能和複雜性。這種封裝技術将使更廣泛的公司能夠利用 SoIC，雖然台積電不能代表其客戶的計劃，但更便宜的技術版本可能會使其适用于更注重成本的消費者應用。
根據台積電目前的計劃，2025 年将提供正面對背面 ( F2B ) 凸塊 SoIC-P 技術，該技術能夠将 0.2 光罩大小的 N3（3 納米級）頂部芯片與 N4（4 納米級）底部芯片配對，并使用 25 μ m 間距微凸塊 ( µ bump ) 進行連接。2027 年，台積電将推出正面對背面 ( F2F ) 凸塊 SoIC-P 技術，該技術能夠将 N2 頂部芯片放置在間距爲 16 μ m 的 N3 底部芯片上。
爲了讓 SoIC 在芯片開發商中更受歡迎、更容易獲得，還有很多工作要做，包括繼續改進其芯片到芯片接口。但台積電似乎對行業采用 SoIC 非常樂觀，預計到 2026-2027 年将發布約 30 種 SoIC 設計。
台積電強調，3D IC 是将 AI 芯片存儲器與邏輯芯片集成的關鍵方法。預估 2030 年全球半導體市場将成爲萬億産業，其中 HPC 與 AI 爲關鍵驅動力，占比達 40%，這也讓 AI 芯片成爲 3D IC 封裝的關鍵驅動力。
光電封裝，台積電的下一個目标
在大力發展傳統電封裝的時候，光也成爲了台積電的關注點。
在今年的技術研讨會上，台積電還透露了 "3D Optical Engine" 戰略，旨在将閃電般快速的光學互連集成到其客戶設計中。随着帶寬需求的激增，銅線逐漸無法滿足前沿數據中心和 HPC 工作負載的需求，利用集成矽光子學的光學鏈路可提供更高的吞吐量和更低的功耗。
據了解，台積電正在開發緊湊型通用光子引擎 ( COUP ) 技術，以支持 AI 熱潮帶來的數據傳輸爆炸式增長。COUPE 使用 SoIC-X 芯片堆疊技術将電子芯片堆疊在光子芯片之上，從而在芯片間接口處提供最低阻抗，并且比傳統堆疊方法具有更高的能效。
台積電計劃在 2025 年使 COUPE 獲得小型可插拔器件的認證，随後在 2026 年将其作爲共封裝光學器件（CPO）集成到 CoWoS 封裝中，将光學連接直接引入封裝中。
從其路線規劃圖中能看到，台積電第一代産品以 1.6Tbps 的速度插入标準光纖端口，是目前高端以太網的兩倍；第二代産品通過将 COUPE 與處理器一起集成到台積電的 CoWoS 封裝中，将速度提升至 6.4Tbps；路線圖的最終成果是 CoWoS"COUPE 中介層 " 設計，其光纖帶寬達到驚人的 12.8Tbps。
目前，光學元件、矽光子元件還在比較初期的百花齊放階段，随着 AI 時代需要的巨量運算、數據傳輸大量需求，耗能成爲重要議題，矽光子元件的導入成爲數據中心重要趨勢。
此外，台積電還正在推進扇出式面闆級封裝（FOPLP）工藝，目前已經成立了專門的研發團隊和生産線，隻是目前仍處于起步階段，相關成果可能會在 3 年内問世。魏哲家還表示未來英偉達和 AMD 等 HPC 客戶可能會采用下一代先進封裝技術，用玻璃基闆取代現有材料。
總的來看，台積電正在加碼進軍先進封測領域，其中一個關鍵原因在于希望能延伸自己的先進制程技術，通過制造高階 CPU、GPU、FPGA 芯片，并提供相應的封測流程，提供完整的 " 制造 + 封測 " 解決方案。
正如台積電董事長兼總裁魏哲家提出的 " 晶圓代工 2.0" 概念，即不僅包括傳統的晶圓制造，還涵蓋了封裝、測試、光罩制作等環節，以及 IDM（不包括存儲芯片）。晶圓代工的界線逐漸模糊，因此擴大了定義。但台積電将專注于最先進後段封測技術，以幫助客戶制造前瞻性産品。
先進封裝産能供不應求，
台積電加速擴産
随着 AI 需求全面引爆，台積電 CoWoS 産能自 2023 年起面臨持續緊缺。台積電總裁魏哲家今年 7 月表示 CoWoS 需求 " 非常強勁 "，爲應對強勁的客戶需求，台積電正火速擴充先進封裝産能。台積電将在 2024 年和 2025 年均實現産能至少翻倍，目标是在 2025 至 2026 年間實現供需的基本平衡，并計劃在未來幾年内繼續加大投入，以确保産能的進一步擴充來滿足市場需求。
業界預計，今年底台積電 CoWoS 月産能上看 4.5 萬 ~5 萬片，較 2023 年的 1.5 萬片呈現倍數增長，2025 年底 CoWoS 月産能更将攀上 5 萬片新高峰。
目前台積電共有五座先進封測廠，分别位于竹科、中科、南科、龍潭與竹南。其中竹南的 AP6 于 2023 年 6 月正式啓用，爲台積電首座實現 3D Fabric 整合前段至後段制程以及測試的全自動化工廠，經過了一年的運營，已成爲中國台灣最大的 CoWoS 封裝基地。
這一擴産計劃不僅體現在産能的翻倍上，還涉及多個新工廠的投入使用。2023 年 8 月，台積電斥資 171.4 億新台币購買了群創南科 4 廠（AP8 廠區），預計明年下半年投産。該廠房預計未來的封裝産能将是台積電竹南先進封裝廠的 9 倍，供應鏈認爲未來先進制程的晶圓代工、扇出型封裝以及 3D IC 等産線都有可能會進駐。台積電此次收購群創南科 4 廠，主要是爲了避免冗長的環評步驟，預計隻需進行廠内改裝，便可于明年正式投入生産。
除此之外，台積電還在嘉義科學園區建設 2 座 CoWoS 先進封裝廠，規劃中的兩座封裝廠預計在 2028 年開始量産，主要以系統整合單芯片 ( SoIC ) 爲主。
值得一提的是，台積電不僅在台灣擴産，還在全球範圍内尋找合适的建廠地點，甚至考慮在日本和美國建設先進封裝廠。
近日有消息披露，台積電和芯片封裝公司 Amkor 宣布，兩家公司已簽署了一份諒解備忘錄，将在美國亞利桑那州合作進行芯片生産、封裝和測試。台積電将利用這些服務來支持其客戶，特别是那些使用台積電在鳳凰城先進晶圓制造設施的客戶。
此外，台積電還将與委外 OSAT 持續合作布局先進封裝，以滿足客戶需求。
與此同時，CoWoS 并不是台積電希望快速擴大産能的唯一先進封裝技術生産線。該公司還擁有集成芯片系統 ( SoIC ) 3D 堆疊技術，該技術的采用率有望在未來幾年内不斷增長。爲了滿足對其 SoIC 封裝方法的需求，台積電将在 2026 年底之前以 100% 的複合年增長率擴大 SoIC 産能。
該産能計劃從 2023 年底的約 2000 片月産能，在 2024 年底躍升至 4000-5000 片，并有望在 2025 年突破 8000 片，2026 年再翻倍。由于大廠全數包下産能，台積電相關産能利用率将維持高檔水平。
目前台積電 SoIC 技術已在竹南六廠（AP6）進入量産階段，台積電還規劃在嘉義先進封測七廠（AP7）分階段擴建，不僅包括 CoWoS 技術，也涵蓋 SoIC。
上述一系列舉動背後，體現出台積電積極應對市場需求的決心和策略。
從市場角度來看，台積電的新動作預示着它在全球半導體産業鏈中的重要性。随着技術的不斷演進，競争對手如三星、英特爾等也在加大對先進封裝技術的投資。這使得台積電必須不斷創新，以保持市場的領先地位。通過對新工廠的布局，台積電可以快速提高市場份額，特别是在當前對高性能芯片需求激增的趨勢下。
台積電的兩把 " 利劍 "
後摩爾時代，先進封裝獲重視，芯片封裝測試随着半導體産業發展重要性日漸提升。
Yole 強調，先進封裝供應鏈正在經曆顯著轉型。OSAT 正在擴大其測試能力，而純測試公司正在投資封裝和組裝。代工廠正在進入封裝領域，對傳統 OSAT 構成競争威脅。來自不同背景的參與者正在進入市場。
不同商業模式的企業都在同一個高端封裝市場空間展開競争。但是不同業态的廠商，在封裝業務方面投入的資源也有所不同，技術發展路線也存在差異。
針對代工廠來講，由于 2.5D/3D 封裝技術中涉及前道工序的延續，晶圓代工廠對前道制程非常了解，對整體布線的架構有更深刻的理解，走的是芯片制造 + 封裝高度融合的路線。因此，在高密度的先進封裝方面，Foundry 比傳統 OSAT 廠更具優勢。
回顧台積電的迅速布局與目标，台積電的集成商業模式，結合前端制造與先進封裝能力，正在成爲行業的基準，将直接影響未來的市場格局。
ALETHEIA 估計，台積電 2026 年來自封裝事業的營收将會達到驚人的 250 億美元，不隻比 2023 年成長 3.5～4 倍，更超越所有成熟制程的總和，并與 4、5 納米制程規模旗鼓相當，屆時将貢獻全年營收近 2 成比重。若進一步将台積電針對先進制程與 CoWoS 漲價考慮進來，台積電 2026 年營收上看 1400 億美元，足足是 2023 年的 2 倍，獲利部分更是 2023 年的近 2.5 倍。
再就半導體晶圓代工産業來看，目前完全沒看到 AI 減速的迹象，反而在 2/3/5 納米制程昂揚趨勢與 CoWoS 擴産帶動下，對台積電後市依然樂觀。
正如文章開頭所言：" 台積電不僅是先進制程領頭羊，先進封裝明年也将起飛，有望成爲最大封裝服務供應商，堪稱半導體産業獨一無二的存在。"
