日本 DNP 實現 2nm 工藝光掩模圖案化，出樣 High NA 兼容光掩模

IT 之家 12 月 27 日消息，DNP 大日本印刷當地時間本月 12 日宣布，成功在其光掩模制品上繪制了支持 2nm 及以下 EUV 工藝的精細光掩模圖案；同時該企業還完成了支持 High NA EUV 光刻的光掩模的初步評估并已向生态合作夥伴出樣。

IT 之家注：

在現代光刻系統中，光掩模上的 " 大圖案 " 是在晶圓上的芯片電路 " 小圖案 " 的模闆。

DNP 在 2023 年完成了适用于 3nm 工藝的光掩模開發，而滿足 2nm 及以下工藝的光掩模不僅需要在直線圖案尺寸上較 3nm 世代産品縮小 20%，也需要在複雜度更爲凸顯的曲線圖案上實現同比例的尺寸壓縮。

▲ 左側爲直線圖案，右側爲曲線圖案

DNP 此次成功繪制精細圖案，意味着其光掩模産品可滿足 2nm 及以下名義制程邏輯半導體的生産需求，爲更高效邏輯芯片的曝光打下了基礎。該企業計劃于 2027 财年（起始于同自然年 4 月）實現 2nm 光掩模量産。

考慮到 DNP 和 Rapidus 雙方的合作關系，DNP 的光掩模新品預計将用于 Rapidus 計劃于 2025 年 4 月啓動的 2nm 試産線。