IT 之家 10 月 10 日消息,近期,清華大學集成電路學院吳華強教授、高濱副教授基于存算一體計算範式,在支持片上學習的憶阻器存算一體芯片領域取得重大突破,研究成果發表在《科學》(Science)上。
據清華大學介紹,記憶電阻器(Memristor),是繼電阻、電容、電感之後的第四種電路基本元件。它可以在斷電之後,仍能 " 記憶 " 通過的電荷,被當做新型納米電子突觸器件。
2012 年,錢鶴、吳華強團隊開始研究用憶阻器來做存儲,但由于憶阻器的材料器件優化和集成工藝不成熟,團隊隻能靠自己在實驗室裏摸索,在一次又一次失敗的實驗中探索提高器件的一緻性和良率。
兩年後,清華大學與中科院微電子所、北京大學等單位合作,優化憶阻器的器件工藝,制備出高性能憶阻器陣列,成爲我國率先實現憶阻器陣列大規模集成的重要基礎。
▲ 多個憶阻器陣列芯片協同工作示意圖,圖源清華大學官微,下同
2020 年,錢鶴、吳華強團隊基于多陣列憶阻器,搭建了一個全硬件構成的完整存算一體系統,在這個系統上高效運行了卷積神經網絡算法,成功驗證了圖像識别功能,比圖形處理器芯片的能效高兩個數量級,大幅提升了計算設備的算力,實現了以更小的功耗和更低的硬件成本完成複雜的計算。
▲ 存算一體系統架構
清華大學表示,存算一體架構,就如同 " 在家辦公 " 的新型工作模式,徹底消除了往返通勤的能量消耗,避免了往返通勤帶來的時間延遲,還大大節約了辦公場所的運營成本,在邊緣計算和雲計算中有廣泛的應用前景。
錢鶴、吳華強帶領團隊創新設計出适用于憶阻器存算一體的高效片上學習的新型通用算法和架構(STELLAR),研制出全球首顆全系統集成的、支持高效片上學習的憶阻器存算一體芯片。
▲ 憶阻器存算一體學習芯片及測試系統
相同任務下,該芯片實現片上學習的能耗僅爲先進工藝下專用集成電路(ASIC)系統的 1/35,同時有望實現 75 倍的能效提升。
▲ 基于憶阻器存算一體實現高效片上學習的通用算法和架構
" 存算一體片上學習在實現更低延遲和更小能耗的同時,能夠有效保護用戶隐私和數據。" 博士後姚鵬介紹,該芯片參照仿生類腦處理方式,可實現不同任務的快速 " 片上訓練 " 與 " 片上識别 ",能夠有效完成邊緣計算場景下的增量學習任務,以極低的耗電适應新場景、學習新知識,以滿足用戶的個性化需求。
IT 之家附相關論文鏈接: