自 1971 年英特爾推出第一款 4004 芯片以來，集成電路中的晶體管數量以驚人的速度增長。現在，半導體行業不得不承認，" 微芯片上的晶體管數量大約每 18 個月就會增加一倍 " 的摩爾定律即将走向終結。僅通過縮小晶體管尺寸來跟上摩爾定律的步伐是不可持續的，維持這種進步速度的成本是天文數字——晶體管密度每增加一倍，就需要資本投資同時增加一倍。而且物理難題也層出不窮。
富有遠見的思想家戈登 · 摩爾
但是人工智能、5G 和數據中心等應用對芯片的需求還在繼續，半導體仍要繼續發展。行業也并沒有放棄摩爾定律，隻是每一次的進步都異常艱難。在芯片繼續演進的前路上，各路技術齊上陣，展示着各自的實力和潛力，但也有各自的限制和不足。
封裝技術
首先出場的是封裝技術。封裝技術是一支無法忽視的力量。随着大算力需求提升，以及單芯片向更先進制程推進難度的增大，芯片性能的進步更多地依賴于包括封裝、測試和組裝等生産後端。曾經，封裝僅被視爲容納和連接半導體所必需的組件。如今，先進封裝被視爲推進半導體技術走向前沿的機會，先進封裝的一大優勢是它可以增加互連的密度，從而提高信号速度和整體處理能力。這促使企業大力投資先進封裝研究和資本。也因此，《先進封裝，迎來大爆發》，據 Yole 預測，高端封裝市場在 2022 年的價值 22 億美元，預計到 2028 年将超 160 億美元，2022-2028 年的複合年增長率爲 40%。
先進封裝玩家一覽 （圖源：Yole）
不過頂尖的先進封裝技術都掌握在晶圓代工巨頭手中，由于先進封裝提供了比傳統後端封裝更高價值的機會，因此主要參與者和快速追随者正在開發各種形式的封裝技術并将其商業化，以赢得優質客戶。台積電、英特爾和三星是推動先進封裝創新的主要參與者。台積電利用 CoWoS、InFO 和 3D SoIC 解決方案提供了 3DFabric 技術平台。英特爾也積極布局 2.5D/3D 封裝技術，如 Foveros、EMIB 和 Co-EMIB 産品，以及後來的 Foveros Direct & Omni。三星有 I- CubeS 、H-Cube，以及後來的 R-Cube 和 X-Cube 等 2.5D 和 3D 封裝技術。因此，他們之間圍繞先進封裝的競争也愈發激烈，《代工巨頭 " 血拼 " 先進封裝》。
從技術上來看，他們主要在采用矽通孔（Through-Silicon Via, TSV）、模具通孔（Through-Mold Via, TMV）、微凸塊和混合鍵合等技術來減小互連間距。3D 封裝發展的初期主要是通過裸片上的一個個的小銅凸塊來提供芯片之間的垂直互聯。凸塊的尺寸範圍隻能從 40 µm 間距到最終縮小到 20 µm 或 10 µm 間距，混合鍵合技術是實現 10µm 及以下間距另一個有潛力的連接技術，它使用小型的銅對銅連接來連接封裝中的裸片，能夠爲 3D 封裝提供卓越的互聯密度。
除此之外，晶圓代工廠商們甚至開始向封裝材料上進擊，英特爾于 9 月 18 日，對外披露了其半導體玻璃基闆技術的開發進展，《開啓了下一代封裝革命》。英特爾認爲，有機材料不僅更耗電，且有着膨脹與翹曲等限制，至 2030 年前，半導體産業很可能會達到使用有機材料在矽封裝上延展電晶體數量的極限，玻璃基闆将是下一代半導體确實可行且不可或缺的進展。相較有機基闆，玻璃基闆具卓越的機械、物理和光學特性，在單一封裝中可連接更多電晶體，提高延展性并能組裝更大的系統級封裝（SiP）。芯片架構師将能在一個封裝上以更小面積封裝更多小芯片，同時以更高彈性、更低的總體成本和功耗實現效能和增加密度。
互聯技術
" 互連 " 也是芯片技術挑戰的重要參與者。曾經，晶體管的速度是制約芯片性能的限制因素，但随着當今動辄數百萬晶體管芯片的出現，更多的晶體管使得線路的電阻也随之增加，此外，在間隔非常近的相鄰線路之間可能會發生電容耦合。這兩者都影響了信号的傳輸。當下，芯片的計算能力（FLOP）增長速度均快于每一代芯片 / 封裝中輸入和輸出數據的速度。如今，互連已經成爲一大限制因素。
在芯片互聯技術上，目前銅互連仍然是行業普遍的做法。1997 年，IBM 率先從鋁互連轉向銅布線互連，自那時起，銅一直是用于制造邏輯後端（BEOL）應用中的互連線和通孔的主流導體金屬。但随着芯片工藝邁入更先進的工藝，在 10nm 或更小的尺寸，銅的電阻率急劇增加，從而開始影響電子電路的性能。
于是，行業也早已發起對銅之外的新材料的探尋。研究顯示，钴 ( Co ) 、钌 ( Ru ) 、铑 ( Rh ) 、銥 ( Ir ) 和钼 ( Mo ) 等材料在更小尺寸下具有更好電阻表現。不止如此，像 imec 這樣的研究機構在大約五年前就開始爲未來互聯應用尋找替代二元和三元合金金屬的研究。具體可查看《替代銅互連，新的裏程碑》一文。但是新材料想要替代銅互連，不是易事。《銅互聯，還是無法替代？》
互聯不僅包括硬件層面的物理互聯，還包括更高層次的接口和協議技術（如不同設備或系統之間的通信接口和标準）。如 PCIe、以太網、NVMe、Linux、TCP/IP、RDMA 這些接口技術都在互聯方面發揮着重要的作用。近些年來，在數據中心存儲和處理數據的爆炸性需求，以及傳統的 DDR 内存接口的帶寬和容量擴展有限的情況下，一些新型的接口互聯技術被開發出來。
其中一個互聯技術的挑戰者是，英特爾于 2019 年 3 月在 InterconnectDay 2019 上推出開放性互聯協議 Compute Express Link ( CXL ) ，已成爲業界和學術界認爲最有前途的接口技術之一，因爲它不僅可用于内存容量和帶寬的擴展，還能夠實現内存分解。這幾年其标準發展迅速，不少芯片廠商已在其産品路線圖中宣布支持 CXL。在《揭開 CXL 内存的神秘面紗》一文中對 CXL 進行了詳盡的描述。
不同版本 CXL 對比 （來源：CXL3.0 白皮書）
另外一個就是現在大火的 Chiplet，在後摩爾時代，Chiplet 這樣的先進封裝技術在推動芯片性能繼續提升上至關重要。其接口技術标準 UCIe 也于 2022 年推出，發展至今，UCIe 聯盟已經發布了兩個版本，分别是 UCIe 1.0 和 1.1。《Chiplet，怎麽連？》一文中指出，Chiplet 當前正處于發展階段，能否成爲一種新的 IP 産品和商業模式，甚至拯救摩爾定律的救星，關鍵就在于業界能否達成統一的 Chiplet 互聯标準，建立起來一個開放和标準化的 Chiplet 生态。
此外，還有一些公司推出獨有的互聯技術，例如英偉達的 NVlink 技術，它在今年早些時候推出了一款獨立的 128 端口 NVLink 交換機系統，配備 800G OSFP 接口，可直接連接多達 256 個 Hopper H100 GPU。
矽光芯片也是一個有潛力的技術，随着近年來光子芯片賽道的廠商越來越多，例如英特爾、Ayar Labs、博通、思科、國内還有一大批企業如曦智科技等等。矽光子能提升光電傳輸的速度，有效解決目前計算機元件使用銅導線所遇到的信号耗損機熱量問題，因此，被寄予厚望的《光芯片步入 " 黃金時代 "》。但是矽光子還面臨着高成本制造、光源集成、材料匹配、熱效應等瓶頸。
據 650 Group 研究機構發布的《數據中心互連半導體預測與研究報告》中指出，數據中心計算現在和未來幾年的發展代表着架構的轉變。互連芯片的創新和技術轉型将大幅提高每單位功率和每單位成本的系統 I/O 帶寬，從而實現人工智能和加速計算集群的尺寸和代際的擴展。數據中心互連半導體市場（即支持跨計算、存儲和網絡系統的高性能數據通信的芯片技術的價值）預計将在 2022 年至 2027 年間翻一番，達到近 250 億美元，年複合增長率達到兩位數。
新的供電方式
随着我們不斷縮小晶體管和 IC 的尺寸，供電成爲一個重大的片上挑戰。據應用材料的介紹，目前所有芯片都需要從芯片的前端提供電力，這大約需要通過超過 12 層的布線，直至晶體管。這種方法有兩個主要限制：芯片上寶貴的空間必須分配給電源線，而且當電源穿過多層到達晶體管時會損失電源。背面供電（BPDN）或有助于拯救摩爾定律。
背面供電網絡的基本思想是移除所有從矽表面上方發送電力（而不是數據信号）的互連，并将它們放置在矽表面下方。理論上這可以減少功率損耗，因爲功率傳輸互連可以更大且電阻更小。它還爲信号承載互連釋放了晶體管層上方的空間，可能導緻更緊湊的設計。
現在包括 imec、英特爾（PowerVia）、台積電、三星等都在研發這項技術，一些芯片制造商已公開宣布在 2nm 及以上技術節點的邏輯 IC 中引入背面供電網絡。《背面供電技術，越來越熱！》但是背面供電技術需要創新的器件架構、新材料開發、材料的單片和異構集成、更大的晶圓尺寸和單晶圓處理，才能滿足當今的應用要求。
新型材料
新型材料也是焦點之一。過去幾十年，矽材料是芯片行業的統治者。根據賓夕法尼亞大學設備研究與工程實驗室教授 Deep Jariwala 的說法，" 我們已經達到這樣一個地步，即使你可以繼續縮小矽，它已經到了不再節能的地步。" 因此，行業研究學者對新型材料的探索孜孜不倦。潛在的矽替代者主要有二維材料如石墨烯、各種氧化物、金剛石、有機材料等等。它們被視爲未來芯片技術的希望。
包括台積電和英特爾在内的商業企業，以及麻省理工、賓夕法尼亞大學等科研機構已經對二維材料進行了不同程度的研究，其中，大量的研究報告表明，基于二維過渡金屬二硫族化合物如 MoS2 和 WSe2 的晶體管是接替矽的重要候選者。《兩大巨頭，七篇論文，二維材料的新進展》。随着行業對二維材料研究的增加，其已經逐漸開始走向制造。
碳納米管（CNT）是另一種被寄予厚望的新材料，被認爲是下一代高性能、超大規模和薄膜晶體管以及光電器件的有力候選者。碳和矽一樣，并不是什麽新材料，從鉛筆到鑽石，碳無處不在。碳納米管可能被用作高性能數字電子設備以及射頻和傳感應用的平台。而且它可以通過化學氣相沉積（CVD）方法，能夠在 CMOS 工廠成功制造。《下一代的晶體管候選，不是矽！》一文中對碳納米管進行了詳細的介紹。
二氧化铪這樣的新型材料爲存儲乃至新型存儲提供了更多的可能性。多項研究發現，二氧化铪具有鐵電的特性，這樣的好處是它能在不供電的情況下也可以長久存儲數據，意味着其可以再非易失性内存領域發揮價值。總而言之，《铪基氧化物材料有望成爲未來芯片的選擇》。
結語
Imec 預測，晶體管的形式将在未來十年發生變化，連接它們的金屬也會發生變化。最終，晶體管可能是由二維半導體而不是矽制成的堆疊器件，電力傳輸和其他基礎設施可以分層放置在晶體管下方。爲了保持摩爾定律的正常運行，所有可能的杠杆都将被拉動，除了上文所提到的這些，還有下一代光刻技術、工具等各領域的支持。最終，我們能将摩爾定律延伸到什麽程度很可能是一個純粹的經濟學問題。
Imec 的 CMOS 2.0 路線圖，很有趣
