半導體行業觀察：這個就有 InFO（整合扇出型封裝），從 iPhone 7 就開始了，現在繼續在用，iPhone 8、iPhone X，以後别的手機也會開始用這個技術
2017 年 11 月 21 日，時任台積電董事長的張忠謀在台下默默鼓掌，這一天的主角，不是聲名赫赫的他，而是此前默默無名的餘振華。
接過獎項的他，指了指着一旁記者手中的 iPhone 說：" 這個就有 InFO（整合扇出型封裝），從 iPhone 7 就開始了，現在繼續在用，iPhone 8、iPhone X，以後别的手機也會開始用這個技術。"
這裏提到的 InFO，即先進封裝中的一種，正是它讓台積電輕松吃下 iPhone 7 中 A10 處理器的全部訂單，把 2015 年還在代工 A9 處理器的三星擠出局，一舉奠定了台積電的江湖地位。
依靠着 InFO，蘋果 A10 處理器在沿用 16nm FinFET 工藝的情況下，依舊實現了不俗的性能提升，相較于隔壁用上三星 10nm 工藝的骁龍 835 和 Exynos 8890 也未遜色多少。
而先進封裝這把利器，此時借由蘋果之手，揭開了它神秘的面紗，向着世人款款而來。
封裝，摸着石頭過河
蘋果與先進封裝的故事，可能還得從 2007 年講起。
下面這張圖是諾基亞 N95 ——一款發售于 2007 年 3 月的智能手機的主闆，它不僅搭載了強悍的雙處理器，還有密密麻麻的模拟芯片，其複雜程度，并不亞于當時任意一款高端筆記本電腦。
同時 N95 還有三塊不同的存儲芯片，散布在兩顆處理器的周圍，光是想要弄清這款手機的硬件架構，就需要花費不少力氣，維修起來也是件相當麻煩的事情。
而另外一張主闆圖同樣來自于 2007 年發售的手機——初代 iPhone，仔細觀察後，我們會發現，整個主闆的集成度相較于 N95 更高，各類芯片密密麻麻地排布在一起，彼此間的空隙大大縮短。
更重要的是，我們在這個主闆上，隻能找到處理器與 NAND，在所有手機中都能看到的 DRAM 卻沒了蹤影，難道說蘋果有什麽黑科技，能把 DRAM 丢到副闆上？
答案藏在蘋果 Logo 芯片的下方，這顆名爲 APL0098 的 SoC，實際上是三星 S5L8900 的換皮版，它的下方，封裝堆疊了兩塊三星出品的 512 MB SDRAM，是的沒錯，蘋果在初代 iPhone 上就采用了層疊式封裝 ( PoP ) ，将 DRAM 和 SoC 集成在了一起。
而這項技術，自然也是出自三星之手，台積電當時也不得不甘拜下風，從初代 iPhone 到 iPhone 5s，所有蘋果處理器與封裝均由三星單獨完成，甚至于蘋果 A4 自研芯片的研發，也在相當程度上受到了三星的影響。
有中國台灣半導體人士評價道，三星是舉世唯一可量産存儲與處理器，也有自家封測廠的半導體廠，由它承制，整個 A7 處理器可在「一個屋頂」下完成，在成本、整合度擁有巨大優勢，台積電确實難以在短時間内追趕上。
蘋果青睐 PoP 封裝也不是沒有理由的，與傳統封裝相比，PoP 封裝占用較少的基闆，而較小的尺寸與較少的重量反過來又減小了電路闆面積，而與 DRAM 較短的互聯能實現更快的數據傳輸速率，且在制造過程的每個環節都能節約成本。
iPhone 5s 上的先進封裝不過是蘋果小試牛刀，蘋果真正用好這一利器，還要等到 2014 年的 Apple Watch。
在這一年 9 月的發布會上，蘋果的 CEO 庫克在時隔多年後又一次準備了 One More Thing，隻不過這次主角是智能穿戴，繼 iPad 之後，蘋果又推出了 Apple Watch 這一全新品類。
發布會上，庫克也是大吹特吹了一通，雖然 Apple Watch 并不是市面上最早的智能手表，但庫克仍然把它視作一款革命性的産品，" 它不是縮小版的 iPhone，而是一種 ' 直接通過手腕進行通信的創新方式，它的功能遠不止這些。" 庫克在舞台上信誓旦旦。
Apple Watch 的諸多先進功能現在看來已經稀疏平常，大部分千元級别的智能手表都可以輕松做到，但它的核心—— S1 芯片卻是其他廠商從未追趕上的。
當拆解機構掀開 Apple Watch 的屏幕時，映入眼簾的隻有一塊電池和一顆線性振動馬達，驅動手表的處理器卻沒了蹤影，直到掀開電池，印着蘋果 Logo 的封裝芯片才得以揭曉。
這塊印着 S1 的芯片被牢牢壓在了電池和馬達下面，而它采用的封裝工藝，正是我們今天津津樂道的 SiP ( System In a Package 系統級封裝 ) 。
拆解顯示，SiP 封裝真正體現了将整個系統進行封裝的精髓，在一塊 26.15 mm x 28.50 mm 的主闆上，集成了多達 14 顆左右的核心芯片産品，以及上百個電阻電容等元器件，所有元器件都有各自獨立的封裝，并緊密有序地排列在主闆上，而除了慣性組合傳感器外，其他都元器件都封裝在一起，整個封裝的厚度僅爲 1.16mm。
26.15 mm x 28.50 mm×1.16mm，傳統芯片的大小，構成了一個系統，其複雜程度，甚至超越了當年與它一同發售的 iPhone 6 主闆。
但先進封裝的背後，不再是熟悉的三星操刀，蘋果把目光抛向了中國台灣，晶圓代工固然是這裏遠近聞名的優勢，台積電就肩負着代工 A8 芯片的重任，但封裝測試作爲半導體中極爲重要的一環，中國台灣也并不比其他國家地區遜色多少。
那 S1 芯片，背後又是誰在出力呢？據媒體報道，S1 的 SiP 基闆出自景碩與南電之手，而 SiP 封裝及模組代工則由封測大廠日月光獨占，三大供應商因蘋果走到了一起，一同爲初代 Apple Watch 小巧身軀裏注入了強大的動力。
PoP 加 SiP，蘋果摸着石頭過河，在先進封裝上踩出了一條屬于自己的路。
強強聯合，改變世界
眼看着自初代 iPhone 以來，先進封裝越來越吃香，蘋果也開始琢磨起了更高級的封裝形式，光是三星的 PoP 已經難以滿足蘋果的胃口，更薄的封裝已經勢在必行。
而代工過 A8 和部分 A9 芯片的台積電，拿出了一項蘋果無法拒絕的技術—— InFO。
事實上，台積電從 2009 年就已開始布局封裝，其中的帶頭人是蔣尚義，而負責開發的，就是前文中提到的餘振華，他一手締造了今天在 AI 中正火熱的 CoWoS。
當時張忠謀對先進封裝這個方向極爲看好，還專門撥了 400 個研發工程師給餘振華，他也不負衆望，在三年後順利開發出 CoWoS 技術，即第一代 CoWoS 技術。
這項 2011 年發布的技術，首先是被賽靈思的高端 FPGA 采用。其中 Si 中介層的最大尺寸爲 775mm2 ( 25 mm x 31 mm ) ，接近一個掩模版的曝光尺寸（26mm x 33mm）（在 ArF 浸入式光刻機的情況下），而 FPGA 芯片制造技術是 28 納米 CMOS 工藝，采用該技術的賽靈思高端 FPGA"7V2000T" 在 "CoWoS_S" 中配備了四個 FPGA 邏輯芯片。
在 2014 年發布的第二代 "CoWoS_S" 中，矽中介層擴大到 1150mm2，接近 1287mm2，這是 1.5 分劃闆的曝光面積，在 2015 年被賽靈思高端 FPGA"XCVU440" 采用，其采用 20 納米 CMOS 工藝，配備了三塊 FPGA 邏輯芯片。
接連兩代的 CoWoS，都沒有翻起太大的風浪，隻有賽靈思成爲了台積電這項新技術的顧客，這也讓開發技術的餘振華産生了動搖，"（好像）某人誇下海口，要了大量資源，做了個沒什麽用的東西，" 他在後續的采訪中回憶道。
是 CoWoS 技術還不夠好嗎？當然不是，理論上利用這項技術的處理器，可以縮減多達 70% 厚度，對于寸土寸金的半導體來說，這個誘惑不可謂不大。
但打消他們念頭的，是 CoWoS 的成本，有台積電的客戶在接洽時表示，這類技術要被接受，價格不能超過每平方毫米 1 美分，但 CoWoS 的價格卻達到了 5 倍以上，即使是大公司，難免也會感到肉疼。
爲了改變叫好不叫座的局面，台積電的高層決定開發一個每平方毫米 1 美分的先進封裝技術，性能可以比 CoWoS 略差一些，但是一定要争取到大客戶。
這項技術就是首度用在 iPhone 7 與 7Plus 的 InFO 封裝，最終成爲台積電吃下蘋果 A10 芯片全部訂單的關鍵之所在。
InFO 全稱爲 Integrated Fan-Out，意爲集成式扇出型封裝，重點爲集成和扇出型封裝。提到 InFO 封裝，首先要先說一下 FOWLP（Fan-Out Wafer Level package）封裝。傳統的 WLP 在切割前進行封裝，雖然減小了封裝尺寸，但是使 I/O 數量受到了限制，爲了滿足 I/O 數量增多的需求，FOWLP 應運而生。FOWLP 使用扇出型技術，通過 RDL 層，将 Die 表面的觸點擴展到 Die 的投影面積之外，增加了凸點布置的靈活性以及增多了引腳數量。通常情況下的 FOWLP 封裝的特點爲尺寸較小，無基闆，塑封封裝。InFO 封裝在某些方面與 FOWLP 具有相同的特點，而同時又在其上進行了發展。
一般而言，Info 封裝包含三種類型：InFO_oS、InFO_PoP 以及 InFO_LSI。而台積電給蘋果提供的，就是 Info_PoP 封裝，它的全稱爲 Integrated Fan-out Package on Package，是 FOWLP 與 PoP 封裝的結合體，它将不同類型的芯片在垂直方向上堆疊在一起，下層爲 FOWLP 封裝的芯片，上層爲 DRAM 等被動芯片，封裝之間通過 TIV（Through Info Via）進行電氣互聯。
與三星提供的 PoP 封裝相比，InFO_PoP 不需要矽中介層，允許多個倒裝芯片組件被放置在封裝基闆上，通過封裝襯底互連到彼此，不僅縮小了芯片面積與厚度，在價格上也更具競争力，
據一位曾參與蘋果訂單的封測廠高層主管回憶，三星算是大意失荊州，當台積電提出 InFO 時，封裝經驗更豐富的三星，卻以爲隻要将既有的 PoP 封裝稍微改良，就可達到蘋果要求的厚度水準，而事實顯然并非如此。
而 InFO 技術幾經改良，不僅在 iPhone 上沿用至今，還讓 Mac 産品也受惠于此。
當蘋果在 2021 年推出 20 核的 M1 Ultra 處理器時，它的 UltraFusion 2.5 TB/s 處理器間互連讓世界爲之矚目，而如何做到這一點，也成爲了所有半導體行業人士關心的問題。
它的背後，就是 Info_PoP 的叠代版本—— Info_LSI 技術。
Info_LSI 封裝全稱 Integrated Fan-out_Local Silicon Interconnect，此種封裝使用矽橋以
及 RDL 層代替整塊矽，達到了性能與成本的平衡，根據 TechInsights 的解析，矽橋将兩塊 M1 Max 處理器連接在一起，實現了低電阻、低延遲和高帶寬，而 M1 Ultra 也是 TechInsights 記錄的第一個使用 InFO-LSI 技術的設備示例。
先進封裝不僅把兩顆處理器牢牢地粘合在一起，也在蘋果和台積電之間搭建起了一座矽橋，兩個巨頭攜手，掀起了一場關于封裝的狂風驟雨。
下一塊先進封裝芯片
對于蘋果來說，滿足于現有封裝技術似乎是完全不可能的事情，即使是在工藝制程上遙遙領先的台積電，也在 5nm 節點上停留了許久，直到今年才完成了 3nm 節點的大規模量産，至于更遠的 GAA 和 2nm，短期内肯定難以快速實現。
而蘋果作爲電子消費産品起家的一家公司，對于性能也有種超乎一般公司的執着，每年一叠代手機裏的處理器，性能也必須跟着叠代，而新生的自研芯片版 Mac，更是需要在英特爾和 AMD 的壓力下，保持住自己領先的性能功耗，而摩爾定律逐漸失效的今天，台積電的先進封裝就成爲了蘋果壓箱底的法寶。
據台媒報道，蘋果正小量試産最新的 3D 小芯片堆疊技術 SoIC（單線集成電路小輪廓封裝），目前規劃采用 SoIC 搭配 InFO 的封裝方案，預計用于 MacBook，最快 2025~2026 年推出産品。
SoIC 又是什麽新技術呢？根據台積電在第二十四屆年度技術研讨會中的說明，SoIC 是一種創新的多芯片堆疊技術，是一種晶圓對晶圓（Wafer-on-wafer）的鍵合（Bonding）技術，這是一種 3D IC 制程技術，可以讓台積電具備直接爲客戶生産 3D IC 的能力。
最讓人啧啧稱奇的是，SoIC 技術是采用矽穿孔（TSV）技術，可以達到無凸起的鍵合結構，可以把很多不同性質的臨近芯片整合在一起，當中最關鍵、最神秘之處，就在于接合的材料，号稱是價值高達十億美元的機密材料，因此能直接透過微小的孔隙溝通多層的芯片，達成在相同的體積增加多倍以上的性能，簡言之，可以持續維持摩爾定律的優勢。
台積電赴日本參加 VLSI 技術及電路研讨會發表技術論文時，也針對 SoIC 技術發表過論文，表示 SoIC 解決方案将不同尺寸、制程技術及材料的裸晶堆疊在一起。相較于傳統使用微凸塊的三維積體電路解決方案，台積電的 SoIC 的凸塊密度與速度高出數倍，同時大幅減少功耗。此外，SoIC 能夠利用台積電的 InFO 或 CoWoS 的後端先進封裝至技術來整合其他芯片，打造強大的 3D×3D 系統級解決方案。
有媒體認爲，從台積電最初提出的 CoWoS 技術，到獨占蘋果代工的 InFO 技術，下一個讓它笑傲于封裝行業的，就是 SoIC 技術。
目前，台積電的 SoIC 技術已經在竹南六廠（AP6）進入量産，月産能近 2000 片，預期未來幾年将持續翻倍增長，AMD 是其首發客戶，最新的 MI300 采用了 SoIC 搭配 CoWoS 封裝的方案。
基于成本、設計等因素考慮，蘋果大概率會采用 SoIC 搭配 InFO 的解決方案，或許在 M3 Ultra 上就能一睹這項技術的實力。
PoP 技術帶領 iPhone 殺入智能手機市場，InFO 讓蘋果自研移動芯片走上崛起之路，而 SoIC，會讓蘋果在桌面端芯片上掀起一場新的封裝革命嗎？
